利用FPGA和VGA显示器实现的俄罗斯方块游戏。 使用VHDL语言和Xilinx开发。
Using FPGA and VGA monitor to develop a Tetris game. Developed using VHDL language and Xilinx . (2015-12-03, LISP, 3881KB, 下载16次)
1.八进制计数器
2.八位右移寄存器
3.八位右移寄存器（并行输入串行输出）
4.半加
5.半加器
6.半减器
7.两数比较器
8.三数比较器
9.D触发器
10.T触发器
11.JK1触发器
12.JK触发器
13.三位全加器
14.SR触发器
15.T1触发器
16.三太门
17.有D触发器构成的6位2进制计数器
18.带同步置数的7进制减法计数器（6位右移寄存器）
19.二十四进制双向计数器
20.二选一
21.分频器
22.含同步清零的十进制加计数器
23.或门
24.7段译码器
25.8-3优先编码器
26.32位锁存器
27.八位左移寄存器
28.数据选择器4选1
29.两个三位二进制数全加器
1 octal counter 2. Eight right register 3. Eight right register (parallel input serial output) 4 and a half plus 5 half adder 6. Half 7. Comparator compares the two numbers 8 Third number is 9.D trigger 10.T trigger 11.JK1 trigger 12.JK trigger 13. three full adder 14.SR trigger 15.T1 trigger 16. three too gate 17 with a D flip-flops 6-bit binary counter 18. 7 binary down counter with synchronous set number (6 right shift register) 19. twenty-four bidirectional binary counter 20. Alternative 21. divider 22. including synchronous clear plus zero decimal counter 23., or 24.7 Doors segment decoder 25.8-3 Priority Encoder 26.32 latch 27. eight left shift register 28. 4 election data selector 129. two three binary full adder implement (2014-04-27, LISP, 4KB, 下载5次)
数字锁相环，曼彻斯特的产生与解码,verilog hdl
Digital PLL, Manchester generation and decoding, verilog hdl (2013-08-27, LISP, 7605KB, 下载8次)
基于quartusiI的8位傅立叶变换。verlog程序加仿真。
Based quartusiI eight Fourier transform. verlog program plus simulation. (2012-11-20, LISP, 21769KB, 下载8次)