滤波，实现图像的滤波功能的testbench文件，可以适当参考
Filter filtering, testbench file to achieve image filtering function, you can properly refer to (2017-10-19, VHDL, 2KB, 下载1次)
数据选择器，两路数据，根据选择条件的不同，输出相应的数据
The data selector, two-way data, according to the different conditions, the output of the corresponding data (2014-05-11, VHDL, 1KB, 下载1次)
这是一个密勒译码器的译码器部分的部分代码
it is a decoder (2012-05-13, VHDL, 1KB, 下载4次)
实现计算器功能的小程序，大家可以参考一下相互学习！
Calculator function of a small program, we can refer to learn from each other! (2012-04-04, VHDL, 2KB, 下载4次)
计算器程序，可以完成简单的+-*/运算，调试已通过，分配引脚之后就可以下载了
Four except time-multiplier
(2011-05-28, VHDL, 327KB, 下载4次)
计算器，可实现加减乘除运算并包含数码显示与输入部分。
Calculators, multiplication and division addition and subtraction operations can be realized and includes digital display and input section. (2010-05-09, VHDL, 9KB, 下载58次)
Ｄ锁存器ＶＨＤＬ语言描述。使能端有效时，Ｑ《＝Ｄ
D latch described in VHDL language. Enable effective end when, Q " = D (2010-04-08, VHDL, 2KB, 下载6次)
４位移位寄存器ＶＨＤＬ语言实现，描述７４１９４的功能
4-bit shift register VHDL language to describe the functions of 74,194 (2010-04-08, VHDL, 2KB, 下载9次)
用了20bit的计数器cnt，循环的计数，所以说一个周期有2的20次幂也即大约有1M分频，因为主时钟50MHz（周期就是20ns），所以20ms一个计数周期。蜂鸣器就以20ms的周期性发声，大家可以改变cnt的值看看效果。
quartus clock divided (2010-01-28, VHDL, 129KB, 下载25次)
用VHDL实现的八位可逆计数器，可作为交流学习使用。
VHDL implementation with eight reversible counter can be used as the exchange of learning to use. (2010-01-12, VHDL, 1KB, 下载17次)
利用子模块四位计数器及七段数码显示译码器，设置成一个可以数码显示的四位计数器
The use of sub-module 4 seven-segment digital display counter and decoder can be set to a digital display of the four counters (2009-12-10, VHDL, 1KB, 下载7次)
CPU的时钟产生器 根据CLK信号输出4个时钟信号
CPU clock generator 4 under the CLK signal output clock signal (2009-12-06, VHDL, 1KB, 下载4次)
一个SDRAM控制器，verilog语言设计，并在ISE上仿真实现。（内部包含多个verilog程序）
sdram-controller,use verilog langguage,it s run sucessfull (2009-12-02, VHDL, 159KB, 下载20次)
用VHDL 编写的 dds信号发生器，并通过试验箱验证正确，性能良好
Dds prepared using VHDL signal generator, and verify the correct chamber, good performance (2009-05-30, VHDL, 439KB, 下载7次)
60进制计数器，采用十分简便的方法，能够很快速的完成计数功能。
60 M-ary counter, using a very simple way to very quickly complete the count function. (2009-04-12, VHDL, 420KB, 下载51次)
这是二进制计数器的一部分程序，大家也可以在AD上面看。
This is part of binary counter procedures, we can also see AD above. (2008-12-13, VHDL, 3KB, 下载5次)
计算器显示部分的7段译码管。输入四位的二进制端口，输出7位的译码端口
Calculator shows that part of paragraph 7 decoding tube. Binary four input ports, output port 7 of the decoding (2008-09-18, VHDL, 2KB, 下载23次)
现象为蜂鸣器频率的鸣响四个拨码开关，拨上去对应的前四个LED灯亮，体现了pld io功能的灵活。请把拨码开关右上方的跳线帽跳上，同时拔掉ADC0804的跳线帽。
Phenomenon for the buzzer frequency ringing four DIP switches, dial up the corresponding first four LED lights, reflect the function of flexible pld io. Please dial code switch at the top right of the jumper cap jumped, and pulled out the jumper cap ADC0804. (2008-08-21, VHDL, 179KB, 下载4次)
打铃系统中存储的音乐，类似于存储器，通过地址输出想要的东西
Cathy playing music storage system, similar to memory, through the address output wanted (2008-07-09, VHDL, 473KB, 下载4次)
8位可预置的循环移位数字信号发生器、简易逻辑分析仪
8 of the cyclic shift can be preset digital signal generator, simple logic analyzer (2008-04-02, VHDL, 78KB, 下载52次)