一种用于FPGA高性能数字信号处理的并行滑动窗口发生器
A Parallel Sliding-Window Generator for High-Performance Digital-Signal Processing on FPGAs (2017-07-14, VHDL, 0KB, 下载0次)
Implementation of BPSK and QPSK using DSS
Implementation of BPSK and QPSK using DSS (2020-01-14, VHDL, 917KB, 下载0次)
实现了QPSK的调制，使用了ise自带的dds的IP核
QPSK is modulated and the IP core of DDS is used in ise. (2019-05-05, VHDL, 4613KB, 下载4次)
Design of frequency divider
Design of frequency divider (2018-05-22, VHDL, 1012KB, 下载0次)
基于fpga的vhdl的3-8译码器程序。可以有效译码
3 8 decoder base on vhdl. (2018-02-26, VHDL, 287KB, 下载1次)
基于vhdl的分频器程序。可以将50mhz的频率分为1hz
clk divice program base on fpga (2018-02-26, VHDL, 123KB, 下载1次)
基于DDS的函数信号发生器，产生正弦波，方波，三角波和锯齿波
Function signal generator based on DDS generated sine wave, square wave, triangle wave and sawtooth wave (2017-11-01, VHDL, 13188KB, 下载2次)
16阶fir数字滤波器工程文件,经过验证通过，可以参考
fir digital filter (2014-04-25, VHDL, 1123KB, 下载7次)
QPSK 调制器与解调器的设计与实现
QPSK modulate (2011-06-21, VHDL, 274KB, 下载14次)
801.11p 的扰码器，也可以用作解扰码器
801.11p scrambler can also be used as a descrambler (2011-06-19, VHDL, 1KB, 下载18次)
本程序可以在quartusII软件仿真下生成m序列和NCO数字振荡发生器，可以后续按个人要求实现通信加密，或传输信号。
This program can generate quartusII software simulation m sequence and NCO digital oscillation generator, you can follow-up according to their individual requirements for communication encryption, or transmit signals. (2010-03-16, VHDL, 1KB, 下载7次)
CIC梳状滤波器verilog源码，包括积分器，下抽级以及梳状滤波器三个部分。
CIC comb filter verilog source code, including the integrator, under the pump, as well as comb filter class is in three parts. (2009-07-11, VHDL, 1KB, 下载89次)
积分梳状滤波器(CIC)verilog设计.rar
Integral comb filter verilog design.rar (2009-05-26, VHDL, 1KB, 下载95次)
用verilog实现fir滤波器,实现了一个8阶的fir滤波器
design the fir filter use verilog lanuage (2009-05-21, VHDL, 1KB, 下载8次)
移动通信系统中交织编码器的设计的源代码。
Mobile Communication System Designed intertwined encoder source code. (2009-03-16, VHDL, 111KB, 下载16次)
各种滤波器的设计方法，包括直接型、移位型、分布式滤波器设计。各类滤波器设计概括总结
A variety of filter design methods, including direct type, shift type, distributed filter design. Summed up all kinds of filter design (2008-07-31, VHDL, 13KB, 下载25次)
尽管频率合成技术已经经历了大半个世纪的发展史，但直到今天，人们对 它的研究仍然在继续。现在，我们可以开发出输出频率高达IG的DDS系统， 武汉理工大学硕士学位论文 已能满足绝大多数频率源的要求，集成DDS产品的信噪比也可达到75dB以上， 已达到锁相频率合成的一般水平。电子技术的发展己进入数字时代，模拟信号 数字化的方法也是目前一个热门研究课题，高速AD、DA器件在通信、广播电 视等领域的应用越来越广泛。本次设计完成了软件仿真和硬件实现，对设计原 理和设计结果进行了一定的理论分析，在一定的频率范围内设计结果与理论值 基本符号，达到了设计指标的要求。限于本人的水平和实现条件，此次设计在 频率稳定度、最高输出频率、降低杂散等方面仍有改进的空间，今后还需进一 步提高。 (2008-06-01, VHDL, 149KB, 下载12次)
http://www.pudn.com/Download/item/id/479222.html
CIC梳妆滤波器生成器，生成任意位数任意长度的CIC滤波器源代码
Dressing CIC filter generator to generate any arbitrary length of the median of the CIC filter source code (2008-05-17, VHDL, 131KB, 下载137次)
2MHz的数据时钟恢复电路，包括鉴相器、分频器及滤波器
2MHz data clock recovery circuit, including phase detector, divider and filter (2008-05-15, VHDL, 2KB, 下载213次)
fir滤波器的Verilog程序,看看吧，还不错！
fir filter Verilog procedures, take a look at it, but also good! (2008-05-05, VHDL, 4KB, 下载107次)