sinc3滤波器配套FIFO的VHDL实现
VHDL implementation of sinc3 filter matched with FIFO (2020-02-24, VHDL, 5KB, 下载2次)
quartus13.0破解器希望大家能用到 我只想下载个13.1的破解器
Quartus13.0 cracked device, I hope you can use it, I just want to download a 13.1 crack. (2018-11-13, VHDL, 27KB, 下载11次)
基于底层器件为161的一个计数器控制两个模值的计数器
a counter control two mode value (2018-04-01, VHDL, 6KB, 下载1次)
能够实现FPGA发声梁祝的乐曲，通过硬件逻辑语言。
FPGA can achieve the sound of the music, through the hardware logic language. (2017-12-10, VHDL, 2KB, 下载2次)
实现简单浮点数计算器功能，包括加减乘除，三角函数，开方运算
Simple floating point calculator (2014-03-18, VHDL, 7290KB, 下载13次)
verilog实现的8阶伪随机序列发生器，文件包含了三种主要模块：控制模块，ROM模块，线性反馈移位寄存器（LFSR）模块。已经通过modelsim仿真验证。
verilog to achieve 8-order pseudo-random sequence generator, the file contains three main modules: control module, ROM modules, a linear feedback shift register (LFSR) module. Has passed modelsim simulation. (2010-03-20, VHDL, 850KB, 下载347次)
实现客户端和服务器端模板使用
实现客户端和服务器端模板使用 实现客户端和服务器端模板
failed to translate (2009-10-29, VHDL, 44KB, 下载26次)
计时器的最长计时时间为l小时, 为此需要一个6位的显示器, 显示的最长时间为 59分59.99秒。具有开始暂停功能的秒表
miaobiao (2009-10-22, VHDL, 1087KB, 下载9次)
数字电子课设
顶事炸弹的拆除系统是基于计数器、编码器、译码器、数据选择器等中、小规模集成电路的小型数字系统。本系统主要由五个部分组成：波形产生部分、密码输入部分、控制部分、计数部分和报警部分。波形产生部分的功能是获得具有一定周期、频率以及固定占空比的方波。拆除炸弹时拆弹人员通过密码输入部分输入密码进行炸弹的拆除。控制部分和计数部分是本系统的核心，根据外界条件的不同刺激，控制部分作出相应的反应来控制计数部分的工作，并通过报警部分提示本系统当前所处的状态。本系统为炸弹使用人员和拆弹人员提供了五个可供操作的按钮：一个炸弹启动按钮和四个拆弹按钮。炸弹启动按钮控制炸弹的工作。当炸弹使用人员开启该按钮时，炸弹开始进入工作状态进行倒计时；时间设置为0.14时间单位*30（仿真时时间单位使用秒）。如果炸弹在设定时间内没有被发现或者被发现但未被成功拆除，那么当炸弹倒计设定时间之后即发生爆炸。如果炸弹在爆炸之前被发现，那么当拆弹人员拆除炸弹时可能出现四种情况：成功拆除、延长时间、缩短时间、立即爆炸。本系统使用指示灯来提示当前炸弹所处的状态。
Digital Electronics Division is located (2009-09-03, VHDL, 1807KB, 下载40次)
一个计数器，十进制的。读者可以通过修改其中的一些参数，将十进制改为其他的进制
A counter, decimal. Readers may amend some of these parameters will be replaced by other binary decimal (2009-08-11, VHDL, 177KB, 下载1次)
多摩川绝对值编码器的NRG协议源代码,我们公司用的，我修改的解码程序
Tamagawa NRG absolute encoder protocol source code, used by our company, I modified decoding process (2009-07-30, VHDL, 11KB, 下载366次)
用计数器产生8421码，并将所产生的8421码转化为余三码并加实验报告，波形图
Generated by counter 8421 yards, and generated more than 8421 yards 3 yards into and report on additional experiments, wave (2009-06-29, VHDL, 16KB, 下载8次)
DDS数字频率合成器的VHDL源代码，经过调试成功的例子。希望对大家有用
DDS (2009-04-28, VHDL, 2624KB, 下载30次)
ModelSim6.2不能生成波形图的解决方案.
视频教程!!!
ModelSim6.2 wave can not generate solutions. Video Tutorial!!! (2009-04-12, VHDL, 5726KB, 下载2次)
BCH代码，采用VHDL实现，能够实现纠错，带有波形。
BCH code, the use of VHDL implementation, be able to achieve error correction with waveform. (2009-02-22, VHDL, 202KB, 下载169次)
文件中列举了多种分频器，包括：2、4、6、8分频器，奇、偶数分频器，甚至小数分频器。
Document listed a number of crossovers, including: 2,4,6,8 prescaler, extraordinary and even-numbered crossovers, and even a small number of crossovers. (2009-01-07, VHDL, 2KB, 下载44次)
第71例 闹钟系统的闹钟寄存器和时间计数器
71 cases of the first alarm system alarm clock and time counter register (2008-12-11, VHDL, 4KB, 下载3次)
(1) 精度应大于1／100 s
计时器能显示1／100 s的时间，故提供给计时器内部定时的时钟脉冲频率应大于100 Hz，可选1 kHz。
(2) 计时器的最长计时时间为1 h在一般的短时计时应用中，1 h是足够了。为此需要一个6位的显示器，显示的最长时间为59分59.99秒。
(3) 设置复位和启／停开关
复位开关用来使计时器清零，并作好计时准备。启／停开关的使用方法应与传统的机械式计时器相同，即按一下启／停开关，启动计时器开始计时，再按一启／停开关计时终止。复位开关可以在任何情况下使用，即使在计时过程中，只要一按复位开关，计时进程应立刻终止，并对计时器清零。
err (2008-11-24, VHDL, 5KB, 下载4次)
cnt6.bdf 六进制约翰逊计数器
counters.vhd 不同功能的简单计数器
count60.vhd 60进制计数器
count60.bdf 60进制计数器
counter_1024.vhd 8位二进制计数器
counter_1m.vhd 16位二进制计数器
counter.vhd N进制计数器
M Johnson cnt6.bdf six different functions counters.vhd counter simple counter count60.vhd 60 hexadecimal counter count60.bdf 60 hexadecimal counter counter_1024.vhd 8 bit binary counter counter_1m.vhd 16 bit binary counter counter.vhd N M-ary Counter (2008-10-28, VHDL, 7KB, 下载97次)
在cyclone2芯片上实现VGA解决方案，可以将模拟示波器波形在电脑上显示。也可以储存波形文件来显示
In cyclone2 chip VGA solutions, Analog Oscilloscope waveforms can be displayed on the computer. Can also be stored waveform file to display (2008-08-01, VHDL, 2KB, 下载69次)