[嵌入式/单片机/硬件编程] 基于FPGA的PWM信号发生器实验
产生pwm波，实现频率可调，占空比可调，并在quartus完成测试。
PWM wave is generated to achieve adjustable frequency and duty cycle, and the test is completed in quartus. (2021-01-14, VHDL, 1516KB, 下载2次)
[嵌入式/单片机/硬件编程] AD9910datasheet(CHS)
AD9910中文手册资料，AD9910是一款内置14位DAC的直接数字频率合成器（DDS）
Chinese manual data AD9910, AD9910 is a built-in 14-bit DAC for direct digital frequency synthesizer (DDS) (2013-11-21, VHDL, 920KB, 下载9次)
[嵌入式/单片机/硬件编程] V
门禁系统设计：基本硬件包括门外键盘、数码管显示、电控门锁、门磁、关门键（由关门动作触发）、报警器、控制器、门内按键等。本文完成对控制器程序的编写，并对模块的功能进行仿真分析，最后通过仿真波形分析所设计系统的功能。
Access Control System Design: Basic hardware including door keypad, digital display, electric door locks, door, close the door key (triggered by the closing action), alarms, controllers, door keys and so on. This complete procedures for the preparation of the controller, and module function simulation analysis, waveform analysis by simulation designed system. (2013-11-16, VHDL, 538KB, 下载6次)
[嵌入式/单片机/硬件编程] TimeGen3.2
让你画出标准漂亮的波形图。无论是硬件的时序，还是FPGA的时各种时序，都能轻松画出来。
failed to translate (2011-07-17, VHDL, 1278KB, 下载300次)
[嵌入式/单片机/硬件编程] cpu
包括1) 时钟发生器
2) 指令寄存器
3) 累加器
4) RISC CPU算术逻辑运算单元
5) 数据控制器
6) 状态控制器
7) 程序计数器
8) 地址多路器
1) clock generator 2) instruction register 3) accumulator 4) RISC CPU arithmetic logical unit 5) of the data controller 6) state controller 7), the program counter 8) address multiplexer (2010-07-05, VHDL, 430KB, 下载33次)
[嵌入式/单片机/硬件编程] xinhaofashengqi
基于CPLD的可变频率正弦信号发生器设计，方便初学者学习FPGA和CPLD
CPLD-based variable frequency sinusoidal signal generator design, easy for beginners to learn FPGA and CPLD (2010-06-01, VHDL, 33KB, 下载3次)
[嵌入式/单片机/硬件编程] DDSCHU
应用硬件描述语言VHDL实现DDS（数字式频率合成器），可以直接应用，下载过到FPGA中，实现过。
Application of Hardware Description Language VHDL realization of DDS (digital frequency synthesizer), can be applied directly, downloaded into the FPGA, achieving over. (2010-03-22, VHDL, 314KB, 下载5次)
[嵌入式/单片机/硬件编程] DDS-FENPIN
DDS实现任意小数分频,2.4.6，8和小数分频
DDS to achieve any fractional frequency 2.4.6,8 and fractional-N (2010-03-22, VHDL, 496KB, 下载12次)
[嵌入式/单片机/硬件编程] testbeach
适用于cpld或fpga，产生多种频率波形，
Apply to cpld or fpga, generate multiple frequency waveform, (2009-09-17, VHDL, 1KB, 下载9次)
[嵌入式/单片机/硬件编程] baudgen_latest.tar
波特率发生器的VHDL源码。适用于uart、spi、IIC
Baud rate generator VHDL source code. Apply to uart, spi, IIC (2009-09-05, VHDL, 417KB, 下载11次)
[嵌入式/单片机/硬件编程] Logic
本设计采用嵌入式操作系统以及CPLD实现了对8路逻辑信号的发生、采集、触发、显示等功能
FPGA/CPLD (2009-08-16, VHDL, 114KB, 下载3次)
[嵌入式/单片机/硬件编程] cpld_32
用VHDL语言写的一个32位DDS的程序。可以产生正弦波
VHDL language used to write a 32-bit DDS procedures. Can produce sine wave (2009-08-06, VHDL, 528KB, 下载6次)
[嵌入式/单片机/硬件编程] example10
基于cpld的可控脉冲发生器 基于cpld的可控脉冲发生器 基于cpld的可控脉冲发生器
Cpld based on the controllable pulse generator cpld based on the controllable pulse generator based on the controllable pulse generator cpld (2009-08-01, VHDL, 271KB, 下载2次)
[嵌入式/单片机/硬件编程] lcd
通过RAM发生来完成LCD1602的显示
Occur through the RAM to complete the LCD1602 display (2009-07-30, VHDL, 1250KB, 下载8次)
[嵌入式/单片机/硬件编程] example1
实现一个将时钟信号CLK十分频的功能，可以通过波形仿真来看效果。
The realization of a clock signal CLK is the frequency of the function, you can look at the effect of waveform simulation. (2009-07-05, VHDL, 23KB, 下载2次)
[嵌入式/单片机/硬件编程] TEST_DDS
DDS核 采用CPLD实现 不到100LE
DDS core used CPLD (2009-06-30, VHDL, 1KB, 下载1次)
[嵌入式/单片机/硬件编程] myAD558
AD558 VHDL 程序 *.vhd 包括各种波形发生，正弦波，三角波，梯形波。。。
AD558 vhdl program*.vhd (2009-06-02, VHDL, 286KB, 下载104次)
[嵌入式/单片机/硬件编程] 2FSK
基于FPGA的2FSK信号发生器的设计.doc
DesignofBasebandSignalGeneratorBasedonFPGA (2009-03-04, VHDL, 259KB, 下载28次)
[嵌入式/单片机/硬件编程] 200741691252
dds源代码，vhdl程序，函数信号发生器。
dds source code, vhdl procedure, function signal generator. (2008-11-01, VHDL, 4KB, 下载16次)
[嵌入式/单片机/硬件编程] DDS
基于DD的数字移相正弦信号发生器设计 EDA技术在全国大学生设计竞赛中的应用
err (2008-06-17, VHDL, 233KB, 下载65次)