SatCat5是一种混合媒体以太网交换机，允许各种设备在同一网络上通信。，
SatCat5 is a mixed-media Ethernet switch that lets a variety of devices communicate on the same network., (2023-03-06, VHDL, 0KB, 下载0次)
用于在Xilinx FPGA上实现以太网控制和数据采集接口的固件模块和软件包。
Firmware modules and packages for implementing Ethernet control and data acquisition interfaces on Xilinx FPGAs. (2016-01-29, VHDL, 99KB, 下载0次)
将以太网连接桥接到Aurora协议，以便连接到另一个FPGA等。
Bridges an Ethernet connection to the Aurora protocol for connection to another FPGA, etc. (2011-08-07, VHDL, 7782KB, 下载0次)
UDP-IP堆栈加速器，能够通过以太网链路发送和接收数据
UDP-IP stack accelerator and is able to send and receive data through Ethernet link (2023-01-17, VHDL, 641KB, 下载1次)
通过VHDL和Verilog上的硬件描述，实现两个FPGA之间基于以太网的通信接口。
An Ethernet based communication interface between two FPGAs through hardware description on VHDL and Verilog. (2017-02-16, VHDL, 67KB, 下载0次)
flexe关键技术白皮书，主要介绍flexe的标准以及应用场景
Flexe key technology white paper (2019-11-13, VHDL, 4131KB, 下载2次)
产生三角波 这是一个用VHDL在ISE平台上产生的三角波测试程序 用来检测AD路的输出的 各位看官来看看
Generate a triangle wave This is a triangle wave test program generated by VHDL on the ISE platform. It is used to detect the output of the AD road. (2018-06-05, VHDL, 309KB, 下载0次)
数字逻辑设计课给的可执行文件，里面有样例程序
The executable file given by the digital logic design class contains sample programs. (2018-05-27, VHDL, 771KB, 下载1次)
Xilinx 卷积码译码器IP核v6.2中文翻译，可作为快速入手译码器资料。
Xilinx convolutional code decoder IP core v6.2 Chinese translation, as fast start decoder available. (2015-12-30, VHDL, 99KB, 下载37次)
新型32位booth乘法器的实现,使用verilog的一种新型乘法器改进实现
The new 32 booth multiplier implementations (2015-01-18, VHDL, 676KB, 下载27次)
一款低功耗HDMI信号输入，RGB信号输出，可以实现HDMI和DVI转RGB信号
A low-power HDMI signal input, RGB signal output can be achieved HDMI and DVI to RGB signals (2014-03-06, VHDL, 429KB, 下载19次)
在digilent公司genesys开发板上，使用temac ip核实现了10/100M网口的驱动。
Implementation of a driver for 10M/100M ethernet communication on GENESYS form digilent. (2014-03-06, VHDL, 6701KB, 下载27次)
基于verilog的三速以太网源程序，文件中包含源程序和测试程序。
tri_model ethernet source code based on vhdl languange, include source code and testbench in the file. (2013-10-20, VHDL, 121KB, 下载46次)
terasic的DM9000A模块源码，使用nios2做以太网应用的应该会用到
terasic the DM9000A module source, use nios2 do Ethernet applications should be used (2012-12-23, VHDL, 15KB, 下载5次)
terasic的DM9000A模块源码，使用nios2做以太网应用的应该会用到
terasic the DM9000A module source, use nios2 do Ethernet applications should be used (2012-12-23, VHDL, 82KB, 下载6次)
terasic的DM9000A模块源码，使用nios2做以太网应用的应该会用到
terasic the DM9000A module source, use nios2 do Ethernet applications should be used (2012-12-23, VHDL, 11KB, 下载6次)
terasic的DM9000A模块源码，使用nios2做以太网应用的应该会用到
terasic the DM9000A module source, use nios2 do Ethernet applications should be used (2012-12-23, VHDL, 12KB, 下载4次)
altera de2中文手册:de2提供了实用altera cyclone 2开发高级数字产品需要的所有模块.此为对应用户指南,在30分钟里面,可以浏览许多参考设计.
de2 user manual (2010-10-17, VHDL, 5045KB, 下载84次)
VHDL编写的异步输入输出接口控制程序 从网易博客上下的
VHDL write asynchronous input and output interfaces control the process from top to bottom Netease blog (2009-11-29, VHDL, 3KB, 下载3次)
一个项目工程，硬件包含XINLINX FPGA，配置FLASH，串口，SDRAM,与以太网芯片DM9000A，实现数据采集，以太网传输，电路验证完全正确，请放心使用，SPARTAN 3E 的BGA引脚320个，不容易布板，可以参考使用的。要FPGA实现网络通信也可以参考电路，B因为产品升级了所以公开原来的电路的。
A project engineering, hardware contains XINLINX FPGA, configuration FLASH, serial port, SDRAM, and Ethernet chips DM9000A, data acquisition, Ethernet transmission, circuit verification is completely correct, please rest assured that the use of, SPARTAN 3E' s 320-pin BGA it is not easy layout, you can reference to use. To achieve network communication FPGA also can refer to the circuit, because the product upgrades so publicly. (2009-10-19, VHDL, 894KB, 下载1010次)