[其他] ComputerArchitecture
计算机体系结构课程中用VHDL开发微处理器
Microprocessor developed in VHDL during computer architecture course (2024-05-21, VHDL, 0KB, 下载0次)
[其他] 5-stage-pipelined-processor
该项目专注于创建一个类似RISC的处理器，具有8个寄存器集，利用5级流水线架构。处理器支持各种指令、内存操作和分支控制，遵循特定的指令集体系结构（ISA）。
This project focuses on creating a RISC-like processor with an 8-register set, utilizing a 5-stage pipeline architecture. The processor supports a variety of instructions, memory operations, and branch control, following a specific Instruction Set Architecture (ISA). (2024-01-04, VHDL, 0KB, 下载0次)
[其他] Lattice-FPGA-Ov7670-camera-ILI9486-display
Lattice FPGA Ov7670相机ILI9486显示器，，
Lattice FPGA Ov7670 camera ILI9486 display,, (2023-09-29, VHDL, 0KB, 下载0次)
[其他] div2
基于VHDL语言的二分频数控分频器，可仿真
Two frequency numerical control frequency divider (2021-04-28, VHDL, 105KB, 下载0次)
[其他] system
锁相环VHDL代码，仅供学习
锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图
PLL VHDL
Phase-locked loop (PLL) circuits exist in a wide variety of high frequency applications, from simple clock clean-up circuits, to local oscillators (LOs) for high performance radio communication links, and ultrafast switching frequency synthesizers in vector network analyzers (VNA) (2020-07-29, VHDL, 1KB, 下载1次)
[其他] calc
简易计算器支持简单的四则运算(支持负数)，在此基础上，添加了连续运算功能。
1、计算器通过矩阵键盘模拟按键输入，并通过数码管显示。
2、计算器有“0、1、2、3、4、5、6、7、8、9、+、-、*、/、C、=” 共16 个按键。
3、计算器不支持输入负数，运算结果支持负数但不支持小数。
4、操作数1、操作数2 及运算结果最大支持8 位。其中，操作数1 和运算结果的位数包括
符号位“-”。
5、操作数1 和操作数2 的默认值为0。
6、计算器支持连续运算，允许在输入操作数2 后按下运算符，或者得出运算结果后按下运
算符。
7、当运算结果溢出时，数码管显示8 个F。
8、当操作数1 或者操作数2 的长度溢出时，蜂鸣器会响。
Simple calculator supports four simple operations (negative number) (2020-02-04, VHDL, 14KB, 下载0次)
[其他] Lab3_Smart_responder
三人举手抢答器，根据具体的按键按下的情况，显示第一个按下的序号
Three hands up answering machine three hands up answering machine, according to the specific key press situation, display the first press serial number (2019-12-24, VHDL, 4926KB, 下载0次)
[其他] 新建文件夹 (2)
是在时钟信号的作用下，通过使能端和复位信号来完
成加法计数器的计数。
Under the action of the clock signal, through the enable end and reset signal to complete the addition counter count (2019-12-11, VHDL, 11KB, 下载0次)
[其他] fourhand
用vhdl语言实现全加法器功能，。。。。。。。
Implement full adder function in VHDL language (2018-06-11, VHDL, 2906KB, 下载0次)
[其他] 单片机实验报告3
1.学习8051内部计数器的使用和编程方法。
2.掌握定时中断处理程序的编程方法。
1. Learn the use and programming methods of 8051 internal counters.
2. Master the programming method of timing interrupt handler. (2018-04-28, VHDL, 11KB, 下载1次)
[其他] ise
在ise软件上，用VHDL语言，设计的数字跑表，可以两位计数，含分频器，计数器
In the ISE software, using VHDL language digital stopwatch design, can two counts, including frequency divider, counter (2018-04-02, VHDL, 745KB, 下载3次)
[其他] 波浪型计数器
设计一个计数器，输入计数脉冲和清零信号，输出2位16进制计数值。计数器的计数规律如下:清零信号有效时输出0，计数脉冲上升沿时，输出由0递增到ff，再递减到1，然后在递增到fe，再递减到2，再递增，按如此规律反复计数。
A counter is designed, the count pulse and the zero signal are input, and the 2 - bit 16 - digit number is output. The counting rule of the counter is as follows: when the cleared signal is effective, the output is 0. When the count pulse rises, the output increases from 0 to FF, then decreases to 1, then increases to Fe, then decreases to 2, and then increases again, counting repeatedly according to this rule. (2018-01-02, VHDL, 13KB, 下载1次)
[其他] guan 27
分频器分频为2Hz后，使计数时间变为0.5秒一个，将此时的频率传给计数器，计数器计数的变化时间就变为0.5秒一变然后再用数码管显示出数字的变化，即可得到一个从0~9变化的计时器。
文件名为随便起的项目名称，使用时如果更改需要和代码中的实体名等一起更改
Frequency divider for 2Hz, the counting time is 0.5 seconds a, the frequency to change the time counter counter becomes 0.5 seconds for a variable and then use the digital display changes, you can get a change from the 0~9 timer.
The file name is the name of the item that you want to change when used, and the changes need to be changed together with the entity name in the code (2017-10-28, VHDL, 189KB, 下载1次)
[其他] dth22
dht22湿度温度传感器FPGA采集温湿度
Dht22 humidity and temperature sensor FPGA to collect temperature and humidity (2017-09-05, VHDL, 330KB, 下载14次)
[其他] 1
四人抢答器，具有一次只识别一个输入信号（即抢答信号），相应之后，再有其他信号输入均不响应。
Four Responder, with time only recognize an input signal (that is, to answer in the signal), corresponding to it, one can not respond to other inputs. (2010-03-17, VHDL, 1029KB, 下载6次)
[其他] RISC32
RISC32处理器设计, 里面含有解释说明文档，共大家参考
the design of RISC32 CPU (2009-08-24, VHDL, 15KB, 下载2次)
[其他] ceshiCPU
NCS处理器中微程序控制器的设计方法，介绍了微程序控制器的基本构成电路和工作特点；在设计中采用了诸如：多入口地址输入、内外码转换、封锁机制等提高控制器性能的方法，并确定了电路的工作时钟、数据通路和控制通路。最后指出成功的微程序控制器设计是设计高性能CPU的关键。
NCS processor micro-controller design method, introduced micro-program controller circuit and the basic characteristics of the work used in the design, such as: Multi-entry address input, both inside and outside the code-switching, blocking mechanisms to improve the controller performance methods, and identified the work of the clock circuits, data path and control path. Finally, the success of the micro-program controller design is the key to the design of high-performance CPU. (2009-07-06, VHDL, 880KB, 下载9次)
[其他] TX070118
3-8译码器源代码，是很好的程序额，欢迎大家下载！！！！1
3 to 8 (2009-07-06, VHDL, 997KB, 下载2次)
[其他] 57578866autoring
关于自动打铃器的程序设计。应该还是不错的哦！~
Automatic bell on the browser (2008-11-28, VHDL, 1007KB, 下载6次)
[其他] 8b10B
8b10b编解码器，常用于camera link,1394等高速信号传输
8B10B CODECs, commonly used in the camera link, 1394, such as high-speed signal transmission (2008-06-11, VHDL, 68KB, 下载79次)