Gate-level AGC simulation + AGC monitor in a single Cmod A7-35T, stars:1, update:2024-04-26 06:11:04 (2024-04-27, Verilog, 0KB, 下载0次)
http://www.pudn.com/Download/item/id/1714156072668783.html
Xilinx-A7开发板手册,希望对大家有帮助
Xilinx-A7 development board manual (2021-03-13, Verilog, 2025KB, 下载0次)
useful cmod a7 constraints file
useful cmod a7 constraints file (2018-12-15, Verilog, 236KB, 下载0次)
crc16——128bit的报文检验模块,验证报文是否正确
ata[112],data[113],data[114],data[115],data[116],data[117],data[118],data[119],
data[104],data[105],data[106],data[107],data[108],data[109],data[110],data[111],
data[96],data[97],data[98],data[99],data[100],data[101],data[102],data[103],
data[88],data[89],data[90],data[91],data[92],data[93],data[94],data[95],
data[80],data[81],data[82],data[83],data[84],data[85],data[86],data[87], (2017-08-31, Verilog, 1KB, 下载3次)